(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-100778 (P2003-100778A)

(43)公開日 平成15年4月4日(2003.4.4)


(51) Int.Cl. ⁷	識別記号	FΙ	テーマコード(多考)
H01L 21			21/205 4 M 1 O 4
	/205		21/28 301H 5F045
	/28 3 0 1	2	9/80 F 5 F 1 O 2
	/778		Н
29	/812		
		審査請求	未請求 請求項の数7 OL (全 9 頁)
(21)出願番号	特願2001-294392(P2001-294	392) (71)出顧人	000003078
			株式会社東芝
(22)出顧日	平成13年9月26日(2001.9.26)		東京都港区芝浦一丁目1番1号
		(72)発明者	森塚 真由美
			神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝研究開発センター内
		(72)発明者	高田 賢治
			神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝研究開発センター内
		(74)代理人	
		(, 2, 1, 2, 2, 1	弁理士 松山 允之 (外1名)
			THE THE PIECE OF THE
			最終頁に続く

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 安定に低抵抗のオーミック接触を実現し、高 周波、高出力、高効率で動作する電界効果トランジスタ をはじめとする高性能の各種の半導体装置を提供するこ とを目的とする。

【解決手段】 第1の窒化物半導体層(11)と、その上に設けられ、それよりも大きなバンドギャップを有する第2の窒化物半導体層(12)と、その上に設けられた電極(18)と、を備え、 前記第2の窒化物半導体層は、前記第1の窒化物半導体層との間の格子定数の相違に起因した格子歪を有し、且つ前記第1の窒化物半導体層のヘテロ界面(H)近傍に蓄積された電子を前記れ側電極にトンネルさせることにより前記れ側電極のコンタクト抵抗を低下させる半導体装置を提供する。



【特許請求の範囲】

【請求項1】第1の窒化物半導体層と、

前記第1の窒化物半導体層の上に設けられ、前記第1の 窒化物半導体層よりも大きなバンドギャップを有する第 2の窒化物半導体層と、

前記第2の窒化物半導体層の上に設けられた電極と、 を備え

前記第2の窒化物半導体層は、前記第1の窒化物半導体 層との間の格子定数の相違に起因した格子歪を有し、且 つ前記第1の窒化物半導体層のヘテロ界面近傍に蓄積さ れた電子を前記電極にトンネルさせることにより前記電 極のコンタクト抵抗を低下させることを特徴とする半導

【請求項2】ウルツ鉱型構造を有した第1の窒化物半導 体層と、

前記第1の窒化物半導体層の上に設けられ、前記第1の 窒化物半導体層と格子定数が異なり、より大きなバンド ギャップを有し、且つ格子緩和していない第2の窒化物 半導体層と、

前記第2の窒化物半導体層の上に設けられた電極と、 を備え、

前記第2の窒化物半導体層の層厚は、前記第1の窒化物 半導体層のヘテロ界面近傍に蓄積された電子の前記電極 へのトンネル電流成分による前記n側電極のコンタクト 抵抗の低下が生ずる範囲とされていることを特徴とする 半導体装置。

【請求項3】ウルツ鉱型構造を有した第1の窒化物半導

前記第1の窒化物半導体層の上に設けられ、前記第1の 窒化物半導体層と格子定数が異ななり、より大きなバン 30 ドギャップを有し、且つ格子緩和していない第2の窒化 物半導体層と、

前記第2の窒化物半導体層の上に設けられたソース電極 及びドレイン電極と、

前記第2の窒化物半導体層の上に設けられたショットキ ーゲート電極と、

を備え、

前記第2の窒化物半導体層の層厚は、前記第1の窒化物 半導体層のヘテロ界面近傍に蓄積された電子の前記ソー ス電極及びドレイン電極へのトンネル電流成分による前 40 記ソース電極及びドレイン電極のコンタクト抵抗の低下 が生ずる範囲とされていることを特徴とする半導体装

【請求項4】ウルツ鉱型構造を有した第1の窒化物半導

前記第1の窒化物半導体層の上に選択的に設けられ、前 記第1の窒化物半導体層と格子定数が異なり、より大き なバンドギャップを有し、且つ格子緩和していない第2 の窒化物半導体層と、

記第1の窒化物半導体層よりも大きなバンドギャップを 有する第3の窒化物半導体層と、

前記第2の窒化物半導体層の上に設けられたソース電極 及びドレイン電極と、

前記第3の窒化物半導体層の上に設けられたショットキ ーゲート電極と、

を備え、

前記第2の窒化物半導体層の層厚は、前記第1の窒化物 半導体層のヘテロ界面近傍に蓄積された電子の前記ソー 10 ス電極及びドレイン電極へのトンネル電流成分による前 記ソース電極及びドレイン電極のコンタクト抵抗の低下 が生ずる範囲とされていることを特徴とする半導体装

【請求項5】前記第2の窒化物半導体層の層厚は、6 n m以下であることを特徴とする請求項1~4のいずれか 1 つ記載の半導体装置。

【請求項6】前記第2の窒化物半導体層が積層される前 記1の窒化物半導体層の表面は、III族元素面であると とを特徴とする請求項1~5のいずれか1つに記載の半 20 導体装置。

【請求項7】前記第1の窒化物半導体層は、GaNから なり、

前記第2の窒化物半導体層は、A1GaNからなること を特徴とする請求項1~6のいずれか1つに記載の半導 体装置。

【発明の詳細な説明】

【発明の属する技術分野】本発明は、半導体装置に関 し、特に窒化物半導体を用いた半導体装置であって電子 に対するオーミックコンタクトを確実に形成し、例えば トランジスタに応用した場合に、髙出力、髙周波、髙効 率で動作する半導体装置に関する。

【従来の技術】窒化物半導体であるGaNは禁制帯幅が 広く、AIGaNとのヘテロ接合を形成することが容易 で、且つAI組成比を調節することによりその特性を広 範に制御できるので各種の光デバイスや電子デバイスに 適用されつついる。例えば、窒化物半導体を用いたME SFET (Metal-Semiconductor Field Effect Transis tor) P HEMT (High Electron Mobility Transisto r) あるいはMODFET (Modulation-Doped FET) な どの電界効果トランジスタは、高電圧での動作が可能 で、高出力のパワー素子として期待されている。なかで も、HEMT構造の場合、GaAs系HEMTに比べて より高濃度の2次元電子をヘテロ界面に蓄積できる利点 があり、特に有望とされている。図11は、従来のGa N系HEMTの要部断面構造を表す模式図である。すな わち同図に表したように、従来のHEMTの場合、サフ ァイア基板またはSiC基板(図示せず)の上に、チャ ネル層となるウルツ鉱型構造GaN層111を形成し、 この層111の上に、所望の閾値電圧となるような20 前記第1の窒化物半導体層の上に選択的に設けられ、前 50 $nm \sim 30 nm$ の厚みのA1、Ga(1-x) N(0<

x<1) 層112を形成した層構造が用いられる。そして、このA1、Ga(1-x) N層112の上に、ショットキゲート120とソース電極118、ドレイン電極119が形成されている。

【発明が解決しようとする課題】ところで、このような トランジスタを高出力、高効率、高周波動作させるため の重要な課題の一つは、ソース・ドレイン電極における コンタクト抵抗率を十分に低下させることである。抵抗 率が大きいと、寄生抵抗が増大し、ドレイン電流特性に おけるニー電圧が高くなり、また、トランスコンダクタ ンスが低くなる。その結果として、出力電力、電力負荷 効率、動作周波数が低下するという問題が生じる。窒化 物半導体を用いた電界効果トランジスタに対するオーミ ックコンタクトとしては、チタン (Ti) /アルミニウ ム(Al)の積層構造において比較的良好なオーミック 接触が得られる。しかしながら、チタンとアルミニウム の膜厚比やアニール温度、時間によって特性が大きく変 動し(笠原ほか、信学技法、ED99-206、199 9)、良好な条件を見出すことは大変難しいという問題 があった。同様の問題は、トランジスタに限らず、発光 素子をはじめとする窒化物半導体を使った各種の半導体 装置においても同様に生ずる。すなわち、LEDや半導 体レーザなどの半導体装置においても、窒化物半導体と 電極との間のコンタクト抵抗は、発光強度や温度特性な どの各種の重要な特性を決定する鍵となっている。従っ て、良好なオーミックコンタクトを実現することは、窒 化物半導体を用いた半導体装置の全般に渡って強く望ま れている。本発明は、かかる課題の認識に基づいてなさ れたものである。すなわち、その目的は、安定に低抵抗 のオーミック接触を実現し、髙周波、髙出力、髙効率で 動作する電界効果トランジスタをはじめとする高性能の 各種の半導体装置を提供することにある。

【課題を解決するための手段】上記目的を達成するた め、本発明の第1の半導体装置は、第1の窒化物半導体 層と、前記第1の窒化物半導体層の上に設けられ、前記 第1の窒化物半導体層よりも大きなバンドギャップを有 する第2の窒化物半導体層と、前記第2の窒化物半導体 層の上に設けられた電極と、を備え、前記第2の窒化物 半導体層は、前記第1の窒化物半導体層との間の格子定 数の相違に起因した格子歪を有し、且つ前記第1の窒化 40 物半導体層のヘテロ界面近傍に蓄積された電子を前記電 極にトンネルさせることにより前記n側電極のコンタク ト抵抗を低下させることを特徴とする。上記構成によれ ば、ヘテロ界面に蓄積された電子を電極にトンネルさせ ることによるコンタクト抵抗率の低下が得られ、半導体 装置の各種特性を向上させることができる。一方、本発 明の第2の半導体装置は、ウルツ鉱型構造を有し第1の 窒化物半導体層と、前記第1の窒化物半導体層の上に設 けられ、前記第1の窒化物半導体層と格子定数が異な り、より大きなバンドギャップを有し、且つ格子緩和し 50 4

ていない第2の窒化物半導体層と、前記第2の窒化物半 導体層の上に設けられたn側電極と、を備え、前記第2 の窒化物半導体層の層厚は、前記第1の窒化物半導体層 のヘテロ界面近傍に蓄積された電子の前記n側電極への トンネル電流成分による前記電極のコンタクト抵抗の低 下が生ずる範囲とされていることを特徴とする。上記構 成によっても、ヘテロ界面に蓄積された電子を電極にト ンネルさせることによるコンタクト抵抗率の低下が得ら れ、半導体装置の各種特性を向上させることができる。 また、本発明の第3の半導体装置は、ウルツ鉱型構造を 有した第1の窒化物半導体層と、前記第1の窒化物半導 体層の上に設けられ、前記第1の窒化物半導体層と格子 定数が異なり、より大きなバンドギャップを有し、且つ 格子緩和していない第2の窒化物半導体層と、前記第2 の窒化物半導体層の上に設けられたソース電極及びドレ イン電極と、前記第2の窒化物半導体層の上に設けられ たショットキーゲート電極と、を備え、前記第2の窒化 物半導体層の層厚は、前記第1の窒化物半導体層のヘテ ロ界面近傍に蓄積された電子の前記ソース電極及びドレ イン電極へのトンネル電流成分による前記ソース電極及 びドレイン電極のコンタクト抵抗の低下が生ずる範囲と されていることを特徴とする。上記構成によれば、ヘテ ロ界面に蓄積された電子を電極にトンネルさせることに よるソース電極及びドレイン電極のコンタクト抵抗率の 低下が得られ、半導体装置の各種特性を向上させること ができる。また、本発明の第4の半導体装置は、ウルツ 鉱型構造を有した第1の窒化物半導体層と、前記第1の 窒化物半導体層の上に選択的に設けられ、前記第1の窒 化物半導体層と格子定数が異なり、より大きなパンドギ ャップを有し、且つ格子緩和していない第2の窒化物半 導体層と、前記第1の窒化物半導体層の上に選択的に設 けられ、前記第1の窒化物半導体層と格子定数が異な り、より大きなバンドギャップを有する第3の窒化物半 導体層と、前記第2の窒化物半導体層の上に設けられた ソース電極及びドレイン電極と、前記第3の窒化物半導 体層の上に設けられたショットキーゲート電極と、を備 え、前記第2の窒化物半導体層の層厚は、前記第1の窒 化物半導体層のヘテロ界面近傍に蓄積された電子の前記 ソース電極及びドレイン電極へのトンネル電流成分によ る前記ソース電極及びドレイン電極のコンタクト抵抗の 低下が生ずる範囲とされていることを特徴とする。上記 構成によっても、ヘテロ界面に蓄積された電子を電極に トンネルさせることによるソース電極及びドレイン電極 のコンタクト抵抗率の低下が得られ、半導体装置の各種 特性を向上させることができる。ここで、上記第1乃至 第4の半導体装置において、前記第2の窒化物半導体層 の層厚は、6 n m以下であるものとすれば、トンネル電 流成分を顕著に増加させ、コンタクト抵抗を大幅に低下 させることが可能となる。また、前記第2の窒化物半導

体層が積層される前記1の窒化物半導体層の表面は、II

効果を顕著に得ることができる。また、前記第1の窒化

物半導体層は、GaNからなり、前記第2の窒化物半導

体層は、AIGaNからなるものとすれば、多くの半導

体装置に適用が容易で、しかもコンタクト抵抗の低減の

効果が確実に得られる。例えば、本発明をトランジスタ

に適用すれば、ヘテロ界面に蓄積した2次元電子とオー

ミック電極となる金属のあいだで、トンネル現象による

電流を増大させ、低い抵抗率のオーミック電極を得ると

力、高効率、高周波で動作させることが可能となる。な

とができる。その結果、電界効果トランジスタを髙出

的な応力を受けて結晶格子が歪んだ状態とされている。

お、本願明細書において「窒化物半導体」とは、B ı-z-y-z Inz Aly Gaz N (x≤1, y≤ 1. z≤1, x+y+z≤1) なる化学式において組成 比x、y、及びzをそれぞれの範囲内で変化させたすべ ての組成の半導体を含むものとする。さらに、これらに 所定のn型あるいはp型ドーパントや、プロトン、酸素 (O)、鉄(Fe)などの各種の不純物を導入したもの も「窒化物半導体」に含まれるものとする。

【発明の実施の形態】以下、図面を参照しつつ、本発明 の実施の形態について詳細に説明する。図1は、本発明 の半導体装置の要部断面構造を表す模式図である。すな わち、同図は、半導体装置Sの電極の部分の断面構造を 拡大表示した概念図である。とのような半導体装置とし ては、後に具体例としてあげるトランジスタをはじめと して、発光ダイオードや半導体レーザあるいはその他各 種の光デバイスや電子デバイスを挙げることができる。 これらの半導体装置は、サファイアやSiCなどの基板 上に形成したものであってもよく、このような基板を有 しないものであってもよい。そして、本発明によれば、 これらの半導体装置Sの電極の形成部において、第1の 窒化物半導体層11と、第2の窒化物半導体層12と、 電極18と、がこの順に積層された構造を有する。以 下、これらの構成要素について詳しく説明する。まず、 第1の窒化物半導体層11は、ウルツ鉱型構造を有し、 結晶格子が外的な応力などにより実質的に歪んでいない 状態、つまり、自由状態における本来の格子定数をその まま有するような状態で、図示しない半導体装置の本体 の少なくとも一部に設けられている。第1の窒化物半導 体層11の具体例としては、例えば、GaNを挙げるこ とができる。また、GaN以外にも、例えば、GaNに Ga以外のIII族元素が添加されたものでもよい。また さらに、この第1の窒化物半導体層の上面11Uは、 (0001)面であって、III族元素面となっていると とが望ましい。例えば、この層 1 1 がGa Nよりなる場 合には、その上面11Uは、(0001)ガリウム(G a) 面であることが望ましい。次に、第2の窒化物半導 体層12は、第1の窒化物半導体層11と格子定数が異 なり、より大きなバンドギャップを有し、且つ格子緩和 していない。つまり、第2の窒化物半導体層12は、外 50

この「歪み」を生じさせる要因としては、典型的には、 第1の窒化物半導体層との格子定数の違いを挙げること ができる。つまり、格子定数が異なる第1の窒化物半導 体層11の上に第2の窒化物半導体層12を積層すると とにより、ミスフィット歪みを第2の窒化物半導体層1 2に導入することができる。第2の窒化物半導体層12 の具体例としては、例えば、A1GaNを挙げることが できる。つまり、GaNなどからなる第1の窒化物半導 体層11の上に、それよもバンドギャップが大きいA1 10 GaNが格子緩和した状態で積層されている。またさら に、第2の窒化物は層12は、その厚みが所定範囲より も薄いことが望ましく、より具体的には、第1の窒化物 半導体層11から電極18に向けたトンネル電流成分が 実質的に得られる層厚の範囲を有する。その層厚は、典 型的には、6nm以下とすることが望ましい。このよう な第2の窒化物半導体層12の上には、電極18が設け られている。電極18としては、n型の窒化物半導体の オーミック電極材料として公知のものを適宜用いること ができる。例えば、チタン(Ti)とアルミニウム(A 1)とをこの順に積層させた構造を用いることができ る。以上説明した構造によれば、半導体装置Sのn側の コンタクト抵抗を低下させ、良好なオーミックコンタク トが得られる。以下、その理由について詳述する。例え ば、GaNの上にAl Ga(1-x) N層を積層した 構造において、Al. Ga(1-1) N層が格子緩和し ない場合には、大きなピエゾ分極と自発分極による電荷 が発生することが知られている(Ambacherはか、J. App 1. Phys.,85.no.6, p.3222, 1999)。ウルツ鉱型構造の 自由状態における本来の格子定数をそのまま有するよう な状態の第1の窒化物半導体層11(例えば、GaN) のG a 面に、格子緩和しない第2の窒化物半導体層12 (例えば、Al x Ga (1-x) N) を積層すると、そ のヘテロ界面Hにはピエゾ分極と自発分極による正の電 荷が蓄積し、同時にこの電荷に見合った電子Eがヘテロ 界面H近傍の第1の窒化物半導体層11中に蓄積する。 本発明の構造では、第1の窒化物半導体層11(例え ば、GaN)の上に積層する第2の窒化物半導体層12 (例えば、Al. Ga()-x) N)の厚みを薄くする ことにより、ヘテロ界面Hと電極18との距離が短くな り、ヘテロ界面Hに蓄積した電子Eが電極18に流れ込 むことを容易にする。ヘテロ界面Hの電子密度は、界面 に発生するピエゾ分極と自発分極による正の電荷に依存 し、第2の窒化物半導体層12としてA1GaNを用い た場合には、アルミニウム(Al)のモル比に強く依存 する。以上説明したような現象はGaAs系のヘテロ接 合には見られず、窒化物半導体系のヘテロ接合に特有の 現象である。図2は、GaN上にAlo. 。Gao. 7 Nを形成し、さらにAlo.。Gao. 、N上にチタン (Ti)を積層した構造における、伝導帯下部のポテン

シャル分布を表すグラフ図である。すなわちこのグラフ は、ポアソン方程式を解いて計算により得られた結果で ある。また、ことでは、Alo. Gao. 7 Nはドナ 濃度が1×10¹ c m⁻³ の n 型であるとした。ま た、Alo. 。Gao. 7 NとGaNとの界面には、こ の接合に対応したピエゾ分極と自発分極による電荷があ るとした。またさらに、この計算では、Al。、。Ga 。. 7 Nの厚みdを2nm、10nm及び20nmと変 化させ、電子はフェルミデイラック分布に従うとした。 図2に表したように、いずれの構造においても、ヘテロ 10 界面近傍にポテンシャルの井戸Wが形成されている。そ して、これらポテンシャル井戸Wの部分に電子が蓄積す る。Ala.s Gao.7 Nを薄くしていき、厚みをわ ずか2nmとしても、ポテンシャルの井戸₩ができてお り、ヘテロ界面に、電子が蓄積することがわかる。この 部分に蓄積した電子が半導体表面の金属電極18にトン ネル現象で流れるためには、Alo.。Gao.,Nが 薄くして、ポテンシャル障壁薄くすることが効果的で、 このようにすることで電流が増加することが期待でき る。図2に例示したポテンシャル分布から、図1の構造 20 において電極18に取り出される熱電子放出電流とトン ネル電流とのバランスを計算することができる。図3 は、図1の構造におけるトンネル電流の熱電子放出電流 に対する割合を表すグラフ図である。すなわち、同図の 横軸はAlo.。Gao., N (第2の窒化物半導体層 12)の厚みを表し、縦軸はこの半導体層を抜けて流れ るトンネル電流の熱電子放出電流に対する割合を表す。 またここでは、Alo.sGao.7Nのキャリア濃度 を1×10¹⁸ cm⁻³、1×10¹⁹ cm⁻³、5× 1018 cm-8の3レベルとした。図3から、いずれ のキャリア濃度においても、Alo.sGao.7N層 の厚み薄くなるとトンネル電流の割合が増大する傾向が 見られる。Alo. 。Gao. 7 Nのキャリア濃度が1 ×10¹⁸ cm⁻³ の場合、膜厚が約20nmよりも薄 くなるとトンネル電流成分が増加しはじめ、膜厚が約1 0 n mよりも薄くなると急激に増加することが分かる。 また、キャリア濃度が1×10¹⁸ cm⁻⁸ の場合、膜 厚が約15 nmよりも薄くなるとトンネル電流成分は増 加し始め、膜厚が約8mmよりも薄くなると急激に増加 する。一方、キャリア濃度が5×10¹⁸ cm⁻³ の場 合、膜厚が約8 n m よりも薄くなるとトンネル電流成分 は増加しはじめ、膜厚が約6 n mよりも薄くなると急激 に増加する。このように、それぞれ臨界的な膜厚よりも 薄くなると、トンネル電流による接触抵抗の低下が顕著 に得られることになる。図3に例示したようなトンネル 電流と熱電子放出電流のデータから、電極18のコンタ クト抵抗率を計算できる。図4は、図1の構造における 電極18のコンタクト抵抗率を表すグラフ図である。同 図から、例えばドナ濃度が1×10¹ cm⁻³ の場

るとコンタクト抵抗率は急激に低下することが分かる。 また、その他の濃度レベルのデータを見ても、A1 。.。Ga。.,Nの厚みが10nm以下になるとコン タクト抵抗率は明瞭に低下し、6 n m以下となると顕著 に低下することが分かる。ここで、図4には、3レベル のドナ濃度についてそれぞれ抵抗の変化を表したが、厚 さを2nmまで薄くすると、抵抗率はドナ濃度にほとん ど依存せずに一点に収束する。図4に表した結果は、半 導体の有効質量近似を用いたものであり、第2の窒化物 半導体層(例えば、A1GaN)が薄いほど抵抗率を低 滅できることを示している。実際には、第2の窒化物半 導体層 (例えば、Alo. s Gao. 7 N) の厚みは少 なくとも格子定数よりも大きいことが必要である。ブロ セス変動を加味すると、第2の窒化物半導体層12の厚 みはc軸の格子定数の2倍以上であることが必要で、A 1xGa(1-x)Nを用いた場合、その厚さは格子定 数0.6nmの2倍にあたる1.2nm以上であること が必要である。ところで、図4に表した結果によれば、 従来のトランジスタ構造のようにAlo. 。Gao. 7 Nの厚みが20nm~30nmで、ドナ濃度が10¹8 cm⁻³のオーダであると、コンタクト抵抗率は0.1 Ωcm² 以上と、きわめて高い値となってしまう。しか し、現実のプロセスでは、オーミック電極の蒸着前にR IE(Reactive Ion Etching)処理を行ったり、 蒸着後に600℃~900℃での高温アニールを行って いるため、半導体表面の実効的なキャリア濃度が増大し ているとみられる。SchlossらによればGaNを850 Cでアニールするとキャリア濃度が1桁上昇することが 報告されている(App1. Phya.Lett.、68, No.19, p.270 2, 1996)。一方、通常のGaN系HEMTの場合、シ ョットキ特性が劣化せず、しかも2次元電子が高濃度に 蓄積するように、A1.Ga(1-1) Nのドナ濃度を (1~5)×10¹° cm⁻° とする場合が多い。Sc hlossらの報告に従うと、オーミック電極形成時のアニ ールにより、実効的なキャリア濃度は(1~5)×10 ¹ ° c m ⁻ ³ となると考えられる。従って、このような トランジスタに本発明を適用する場合には、図4の結果 より、キャリア濃度が5×10¹ cm⁻³ でも、A1 得るには、Al、Ga(1-x) Nの厚みは6nm以下 とすることが望ましい。

【実施例】以下、実施例を参照しつつ、本発明の実施の 形態についてさらに詳細に説明する。

トランジスタの構造について、以下、その製造工程を参 照しつつ説明する。まず、図示しない(0001)サフ ァイア基板またはSiC基板の上にAINからなる核生 成層を薄く、たとえば4 n m程度形成する。この上に、 アンドープのGaN層11をMOCVD (Metal-Organi c Chemical Vapor Deposition:有機金属化学気相成 長) 法により、十分に厚く、たとえば2μmの厚みに成 長させる。次に、Al Ga(I-x) N(0<x< 1) 層12として、たとえばA1のモル比xが0.3と なるAlo.s Gao.7 N層を、lnm~6nmの範 10 囲の厚さ、たとえば2nmの厚さで、同じくMOCVD 法により形成する。これらのMOCVDによる結晶成長 には、Gaを含む有機金属化合物(例えば、トリメチル ガリウム)の第1原料ガスと、A1を含む有機金属化合 物(例えば、トリメチルアルミニウム)の第2原料ガス と、窒素を含む第3原料ガス(例えば、アンモニア)を 用いることができる。Alo. 。Gao. 7 N層12は アンドープとしても、n型としても良いが、ここではド ナ濃度が5×10¹⁸ cm⁻⁸ のn型となるようシリコ ン(Si)を不純物として含む層とした。シリコンを導 入するための原料ガスとしては、シランまたはテトラエ チルシランなどの有機シランを用いることができる。こ のような結晶成長の後、Alo.sGao.7N層12 の上にオーミック電極とする金属、たとえばTi(下) **/A l /N i /A u(上)をそれぞれ25nm、250** nm、40nm、45nmの厚さとして積層するよう蒸 着形成して、ソース電極18及びドレイン電極19とす る。さらにこれらの間に、チタン(Ti)よりも仕事関 数が大きく、Alo.sGao.7Nとショットキ接合 する金属の組合わせ、たとえばNi(下層)/Au(上 層)をそれぞれ50nm、250nmの厚さとして積層 するよう、Alo. 、Gao. 、N層12の上に蒸着形 成してゲート電極20とする。本実施例によれば、ソー ス・ドレイン電極18、19とGaN層11との間に薄 いAlxGa(1-x)N層12を設けることにより、 オーミック電極の抵抗率を低減することができた。ま た、本実施例の構造においては、Alx Ga()-x) N層12の厚さが狭い範囲に限定されるため、A1の組 成を決めると、閾値電圧はほぼ一定の値となる。つま り、A1の組成比を変化させることで、所望の閾値電圧 40 を得ることができる。

(第2の実施例)図6は、本発明の第2の実施例としてのヘテロ接合電界効果トランジスタの要部断面構造を表す模式図である。同図については、図1乃至図5に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。本実施例のトランジスタの場合は、A1、Ga(、-、、N層12Aは従来のトランジスタと同様に、所望の関値電圧となるように厚く形成しておく。そして、オーミック電極18、19の下部12Bを1nm~6nmの範囲まで薄層化する構造とする。

との構造においても、第1実施例と同様の効果が得られ る。本実施例の構造を作成するには、第1実施例の作成 方法に際して、A1xGa(x-x) N層12は従来構 造と同様に厚く形成しておき、ソース・ドレイン電極1 8、19を形成する前に、これらオーミック電極を形成 するAl、Ga、」-、、N層の一部をエッチングする 工程を加える。エッチングに際しては、塩素ガスなどを 用いた反応性イオンエッチングの手法で行うことができ る。この構造は第1実施例に比べて、所望の閾値電圧を 実現するという点ではより柔軟に対応できる。但し、エ ッチングの工程を付加する必要がある点で、作成の時間 とコストが増大する。本実施例の電界構造トランジスタ について、ソース電極18、ドレイン電極19のコンタ クト抵抗を測定したところ、従来構造の1/10に低減 できた。その結果、ドレイン電流特性のニー電圧は10 %低下、トランスコンダクタンスは20%向上した。と れにより、周波数20GHz、AB級動作での電力付加 効率の最大値は、従来構造に比べて10%大きくすると とができた。

(第3の実施例) 図7は、本発明の第3の実施例として のヘテロ接合電界効果トランジスタの要部断面構造を表 す模式図である。同図についても、図1乃至図6に関し て前述したものと同様の要素には同一の符号を付して詳 細な説明は省略する。本実施例のトランジスタの場合 は、第2実施例の構造において、エッチングされたA1 * Ga(1-*) N層12Bの領域を、オーミック電極 となるソース・ドレイン電極18、19よりも広く形成 している。現行のプロセスにおいては、Al.Ga (1-x) N層のエッチングに用いるマスクとオーミッ ク電極のバターニングに用いるマスクとに、「合わせず れ」を考慮した余裕を持たせることが必要である。従っ て、図6に表した構造を正確に作成することは難しく、 本実施例のようにマージンを設けた構造のほうが製造が 容易である。また、本実施例のトランジスタにおいて も、ソース・ドレイン電極18、19とGaN層11と の間に薄いAlxGa(1-x)N層12Bを設けるこ とにより、オーミック電極の抵抗率を低減することがで

(第4の実施例)図8は、本発明の第4の実施例として40のヘテロ接合電界効果トランジスタの要部断面構造を表す模式図である。同図についても、図1乃至図7に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。本実施例のトランジスタの場合は、第2実施例の構造において、エッチングされたA1、Ga(1-x)N層12Bの領域を、オーミック電極となるソース・ドレイン電極18、19よりも狭く形成している。本実施例においても、第3実施例に関して前述したように、A1、Ga(1-x)N層のエッチングに用いるマスクとオーミック電極のパターニングに用いるマスクとオーミック電極のパターニングに用いるマスクとオーミック電極のパターニングに用いるマスクとオーミック電極のパターニングに用いるマスクの「合わせずれ」を考慮したマージンが設けら

れているので製造が容易である。また、本実施例のトランジスタにおいても、ソース・ドレイン電極18、19 とGaN層11との間に薄いA1xGa(1-x)N層12Bを設けることにより、オーミック電極の抵抗率を低減することができた。

(第5の実施例) 図9は、本発明の第5の実施例として のヘテロ接合電界効果トランジスタの要部断面構造を表 す模式図である。以下、本実施例のトランジスタの構造 について、その製造工程を参照しつつ説明する。まず、 MOCVD法などの方法により、サファイア基板上もし くはSiC基板上にAlNの核生成層を薄く、たとえば 4nm形成し、この上にチャネルとなるGaN層11を 十分に厚く、たとえば2μm成長させ、Al, Ga (1-x) N層、たとえばAlo. g Gao. 7 N層1 3を順に20nm成長させる。これらのMOCVDによ る結晶成長には、第1実施例に関して前述したものと同 様のガスを用いることができる。また、Al。、。Ga a. 7 N層13は、ドナ濃度が5×10¹⁸ cm⁻³ の n型となるようシリコンを不純物として含む層とする。 Siを導入するための原料ガスも第1実施例と同様とす ることができる。次に、基板全面に熱CVD等でSiO 2 膜を堆積させた後、リソグラフィー工程にてフォトレ ジストのパターニングを行い、フォトレジストをマスク として弗化アンモニウム等でウェットエッチングを行 い、続いてフォトレジストを剥離することにより、Si O2 マスクを形成する。 塩素系ガスおよびアルゴン等の 不活性ガスを用いた、例えばECR-RIBE(Electr on Cyclotron Resonance—Reactive Ion BeamEtching) によりn型Alo. 。Gao. 7 N層13のエッチング を行う。次に、SiO2マスクを弗化アンモニウム等で 除去し、MBE(分子線エピタキシャル)装置等をもち いて、lnm~6nm の範囲の厚さで、たとえばAl のモル比xが0.3となるAlo.gGao.7N層1 2を全面に再成長する。次に、基板全面に熱CVD等で Si〇₂膜を堆積させた後、リソグラフィー工程にてフ ォトレジストのパターニングを行い、フォトレジストを マスクとして弗化アンモニウム等でウェットエッチング を行い、先のエッチングによりn型Alo.。Ga 。. 7 N層13が除去された領域のGaN層11上に再 成長したAlo.。Gao., N層12上に、蒸着装置 40 にて例えばTi (下層) / Al (上層) それぞれ25 n m、250nmからなる積層金属膜を蒸着し、リフトオ フ工程後に例えば窒素雰囲気中にて900℃30秒間の 熱処理を行い、ソース電極18及びドレイン電極19を 形成する。続いて、リソグラフィー工程にてフォトレジ ストのパターニングを行い、フォトレジストをマスクと して弗化アンモニウム等でウェットエッチングを行い、 続いてn型Alo.。Gao.,N層13上に再成長し たAlo. 。Gao. 、N層12上に、蒸着装置にて例 えば、Ni(下層)/Au(上層)それぞれ50nm、

250nmからなる積層金属膜を蒸着し、リフトオフエ程後に例えば窒素雰囲気中にて300℃10分間の熱処理を行い、ゲート電極20を形成する。以上説明した本実施例によれば、ゲート部分は厚いA1GaN層13を設けることにより、関値を確実且つ容易に制御し、ソース・ドレイン電極のコンタクト部には、薄いA1GaN層12を設けることにより本発明のコンタクト抵抗低減効果を確実に得ることができる。

(第6の実施例)図10は、本発明の第6の実施例とし てのヘテロ接合電界効果トランジスタの要部断面構造を 表す模式図である。以下、本実施例のトランジスタの構 造について、その製造工程を参照しつつ説明する。ま ず、MOCVD法などの方法により、サファイア基板上 もしくはSiC基板上にAlNの核生成層を薄く、たと えば4nm形成し、この上にチャネルとなるアンドープ GaN層11を十分に厚く、たとえば2μm成長させ、 この上にスペーサ層となるアンドープAlo. 、Ga 。、、N層12を1nm~6nmの範囲の厚さで成長 し、この上に電子供給層となるn型Alon。Ga a. 7 N層 16 を順に 10 n m 成長させる。 この上にシ ョットキーコンタクト層となるアンドープAlo.sG a。. 7 N層 1 7 を 5 n m の厚さに形成する。 これらの MOCV Dによる結晶成長には、第1実施例に関して前 述したものと同様のガスを用いることができる。電子供 給層であるAlo.s Gao.7 N層16はドナ濃度が 5×10¹⁸ cm⁻³ のn型となるようシリコンを不純 物として含む層とする。シリコンを導入するための原料 ガスについても、第1実施例と同様とすることができ る。次に、基板全面に熱CVD等でSiO。膜を堆積さ せた後、リソグラフィー工程にてフォトレジストのパタ ーニングを行い、フォトレジストをマスクとして弗化ア ンモニウム等でウェットエッチングを行い、続いてフォ トレジストを剥離することでSiO2マスクを形成す る。塩素系ガスおよびアルゴン等の不活性ガスを用いた 例えばECR-RIBEにより電子供給層であるn型A 1o. s Gao. 7 N層16と、ショットキーコンタク ト層であるアンドープAlc. 。Gac. 7N層17を エッチングする。次に、基板全面に熱CVD等でSiO 2 膜を堆積させた後、リソグラフィー工程にてフォトレ ジストのパターニングを行い、フォトレジストをマスク として弗化アンモニウム等でウェットエッチングを行 い、続いて先のエッチングにより表面へ露出したスペー サ層であるアンドープAlo. 。Gao. , N層12上 へ、蒸着装置にて例えばTi(下層)/Al(上層)そ れぞれ25 nm、250 nmからなる積層金属膜を蒸着 し、リフトオフ工程後に例えば窒素雰囲気中にて900 ℃30秒間の熱処理を行い、ソース電極18及びドレイ ン電極19を形成する。続いて、リソグラフィー工程に てフォトレジストのパターニングを行い、フォトレジス 50 トをマスクとして弗化アンモニウム等でウェットエッチ

ングを行い、続いて蒸着装置にて例えばNi(下層)/ Au(上層)それぞれ50nm、250nmからなる積 層金属膜を蒸着し、リフトオフ工程後に例えば窒素雰囲 気中にて300℃10分間の熱処理を行い、アンドープ Alo. gGao. 7 N層17上へゲート電極20を形 成する。本実施例においても、ソース・ドレイン電極1 8、19とGaN層11との間に薄いAlxGa(1x) N層12を設けることにより、オーミック電極の抵 抗率を低減することができた。以上、具体例を例示しつ つ本発明の実施の形態について説明した。しかし、本発 10 明は、上述した各具体例に限定されるものではない。例 えば、本発明は、具体例として表したトランジスタに限 定されず、その他、発光ダイオードや半導体レーザある いはその他各種の半導体装置に適用して同様の効果を得 ることができ、これらも本発明の範囲に包含される。ま た、トランジスタの構造についても、具体例として表し たものには限定されず、その他、当業者が本発明を適用 しつつ設計変更して得られる全ての半導体装置は、本発 明の範囲に包含される。例えば、半導体装置の各部を構 成する材料、添加不純物、膜厚、形状、導電型、形成方 法などについて当業者が適宜設計変更したものは本発明 の範囲に包含される。

【発明の効果】以上詳述したように、本発明によれば、空化物半導体を用いた半導体装置の電子に対するコンタクト抵抗を従来よりも大幅に下げることが可能となる例えば、電界効果トランジスタの場合、窒化物半導体へテロ界面に特有の分極によって生じたヘテロ界面の電子が、A1x Ga(1-x) N層を薄くすることによって、トンネル現象に起因した電流を増大させるため、接触抵抗の低いオーミック電極を形成することができる。その結果として、ドレイン電流特性のニー電圧が低く、トランスコンダクタンスを高くでき、高出力、高効率、高周波の動作が可能となる。すなわち、本発明によれば、窒化物半導体装置のn側のオーミックコンタクトを確実且つ容易に形成することが可能となり、各種の半導体装置の特性を改善できる点で産業上のメリットは多大である。

【図面の簡単な説明】

【図1】本発明の半導体装置の要部断面構造を表す模式*

*図である。

【図2】GaN上にAlo., Gao., Nを形成し、 さらにAlo., Gao., N上にチタン(Ti)を積層した構造における、伝導帯下部のポテンシャル分布を表すグラフ図である。

【図3】図1の構造におけるトンネル電流の熱電子放出 電流に対する割合を表すグラフ図である。

【図4】図1の構造における電極18のコンタクト抵抗率を表すグラフ図である。

「図5】本発明の第1の実施例としてのヘテロ接合電界効果トランジスタの要部断面構造を表す模式図である。

【図6】本発明の第2の実施例としてのヘテロ接合電界効果トランジスタの要部断面構造を表す模式図である。

【図7】本発明の第3の実施例としてのヘテロ接合電界効果トランジスタの要部断面構造を表す模式図である。

【図8】本発明の第4の実施例としてのヘテロ接合電界 効果トランジスタの要部断面構造を表す模式図である。

【図9】本発明の第5の実施例としてのヘテロ接合電界 効果トランジスタの要部断面構造を表す模式図である。

20 【図10】本発明の第6の実施例としてのヘテロ接合電 界効果トランジスタの要部断面構造を表す模式図である。

【図11】従来のGaN系HEMTの要部断面構造を表す模式図である。

【符号の説明】

11 第1の窒化物半導体層 (GaN層)

11U 上面

12、12B 第2の窒化物半導体層(A1GaN層)

12A、13、14、16、17 AlGaN層

30 18 ソース電極

19 ドレイン電極

20 ゲート電極

111 GaN層

112 AlGaN層


118 ソース電極


119 ドレイン電極

120 ショットキゲート

H ヘテロ界面

₩ ポテンシャル井戸





フロントページの続き

F ターム(参考) 4M104 AA04 BB05 BB14 CC01 DD34 FF31 CG12 HH15 SF045 AA04 AB14 AB17 AF04 AF05 AF09 BB16 CA06 CA07 CB10 DA52 DA63 SF102 FA03 GB01 GC01 GD01 GJ02 GJ10 GK04 GL04 GM04 GM07 GM08 GM10 GQ01 GR03 GR10 GR15 GT03 HC01 HC15 HC19

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.